在5G通信、物联网及卫星通信技术高速迭代的背景下，射频集成无源芯片作为无线信号处理的核心载体，其性能优劣直接决定通信系统的信号质量与传输效率。《射频集成无源芯片设计》以滤波器芯片、双工器芯片、巴伦芯片等关键器件为核心，深入解析无源芯片设计的理论与方法，内容紧密贴合行业技术需求与研发痛点。《射频集成无源芯片设计》融入大量仿真案例与一线工程实践经验，助力读者系统掌握各类无源芯片从原理分析到方案落地的全流程设计技能。

目录
第1章 绪论 1
1.1 研究背景 1
1.1.1 射频集成化技术概述 1
1.1.2 先进封装工艺概述 1
1.2 研究现状 2
1.2.1 射频集成无源滤波器芯片研究现状 2
1.2.2 射频集成无源双工器芯片研究现状 5
1.2.3 射频集成无源巴伦芯片研究现状 6
1.3 本书章节安排 9
第2章 无源芯片理论基础10
2.1 射频集成无源滤波器芯片理论基础 10
2.1.1 微波网络分析 10
2.1.2 奇偶模分析 14
2.1.3 电磁耦合分析 16
2.1.4 滤波器转换 20
2.1.5 滤波器主要设计指标 26
2.2 双工器芯片理论基础 28
2.2.1 双工器定义 28
2.2.2 双工器分类 28
2.2.3 双工器主要参数 29
2.3 巴伦芯片理论基础 30
2.4 设计工具概述 32
2.4.1 原理图仿真工具FDSPICE？ 32
2.4.2 全波电磁仿真工具UltraEM？ 32
2.4.3 板级电磁仿真工具SuperEM？ 33
2.4.4 基于AI模型的电路级仿真工具EMOptimizer？ 33
2.5 工艺及测试 34
2.5.1 工艺概述 34
2.5.2 测试方法及流程 38
第3章 射频集成无源低通滤波器芯片设计41
3.1 低通滤波器概述 41
3.1.1 低通滤波器指标 41
3.1.2 低通滤波器基本设计原理 42
3.2 高次谐波抑制低通滤波器芯片设计 45
3.2.1 原理图仿真及分析 45
3.2.2 版图仿真及优化 47
3.2.3 测试及分析 49
3.3 带匹配特性的低通滤波器芯片设计 50
3.3.1 原理图仿真及分析 50
3.3.2 版图仿真及优化 51
3.3.3 测试及分析 51
第4章 射频集成无源集总结构带通滤波器芯片设计54
4.1 集总结构带通滤波器芯片概述 54
4.1.1 集总结构带通滤波器芯片指标 54
4.1.2 集总结构带通滤波器基本原理 55
4.2 低插损带通滤波器芯片设计 60
4.2.1 原理图仿真及分析 60
4.2.2 版图仿真及优化 65
4.2.3 测试及分析 65
4.3 高带外抑制带通滤波器芯片设计 66
4.3.1 原理图仿真及分析 67
4.3.2 版图仿真及优化 70
4.3.3 芯片测试及分析 75
4.4 宽阻带带通滤波器芯片设计 76
4.4.1 原理图仿真与分析 77
4.4.2 版图仿真及优化 82
4.4.3 测试及分析 82
第5章 射频集成无源耦合结构带通滤波器芯片设计85
5.1 耦合结构带通滤波器概述 85
5.1.1 耦合结构带通滤波器指标 85
5.1.2 耦合结构带通滤波器基本原理 85
5.2 高带外抑制耦合结构带通滤波器芯片设计 92
5.2.1 耦合单元建模及分析 92
5.2.2 版图仿真及优化 95
5.2.3 测试及分析 99
5.3 高选择性准耦合结构带通滤波器芯片设计 101
5.3.1 耦合单元建模及分析 101
5.3.2 版图仿真及优化 103
5.3.3 测试及分析 105
5.3.4 误差分析 106
第6章 射频集成无源双工器芯片设计110
6.1 双工器芯片概述 110
6.1.1 双工器芯片指标 110
6.1.2 双工器芯片基本原理 110
6.2 低损耗双工器芯片设计 111
6.2.1 新型去耦合2D和3D堆叠电感 111
6.2.2 原理图仿真及分析 114
6.2.3 版图仿真及优化 116
6.2.4 测试及分析 116
6.3 高隔离度双工器芯片设计 118
6.3.1 改进型高通滤波电路和改进型低通滤波电路 118
6.3.2 原理图仿真及分析 122
6.3.3 版图仿真及优化 127
6.3.4 测试及分析 128
第7章 射频集成无源巴伦芯片设计130
7.1 巴伦概述 130
7.1.1 巴伦工作原理 130
7.1.2 巴伦指标 131
7.1.3 巴伦分类 132
7.2 宽带集总巴伦芯片设计 133
7.2.1 原理图仿真及分析 133
7.2.2 版图仿真及优化 135
7.2.3 测试及分析 137
7.3 基于三线耦合的宽带巴伦芯片设计 139
7.3.1 原理图仿真及分析 139
7.3.2 版图仿真及优化 140
7.3.3 测试及分析 143
第8章 基于电磁超材料结构的射频集成无源芯片设计145
8.1 电磁超材料结构概述 145
8.1.1 电磁超材料结构定义 145
8.1.2 电磁超材料结构分类及其在射频无源器件设计中的应用 145
8.2 基于复合左右手结构的带通滤波器芯片设计 148
8.2.1 耦合线构造带通响应 148
8.2.2 复合左右手传输线滤波器设计 152
8.2.3 测试及分析 154
8.3 基于人工表面等离激元结构的巴伦芯片设计 156
8.3.1 螺旋耦合线巴伦芯片设计 156
8.3.2 人工表面等离激元结构应用于巴伦芯片 159
参考文献164
彩图

第1章绪论
　　1.1研究背景
　　1.1.1射频集成化技术概述
　　随着智能移动终端与物联网设备的快速普及，移动数据传输量持续高速增长，无线通信技术近年来迎来飞速发展。从2010年第五代移动通信（5G）出现到2019年商用5G系统部署，5G发展迅速，并正向第六代移动通信（6G）迈进。5G系统对数据传输速率、时延和连接密度提出更高要求，推动射频前端模块向多频段、高性能和小型化发展。
　　得益于射频集成化技术的快速发展，通信系统集成度大大提高，有效降低了电子系统的复杂度。常见的射频集成化技术包括印制电路板（printed circuit board，PCB）技术、低温共烧陶瓷（low temperature co-fired ceramic，LTCC）技术、互补金属氧化物半导体（complementary metal oxide-semiconductor，CMOS）技术，以及集成无源器件（integrated passive device，IPD）技术等。其中，PCB技术生产成本低、效率高，具有良好的可靠性和稳定性，但加工精度不够，而且尺寸较大；LTCC技术是一种厚膜技术，在垂直方向通常采用多层设计，具有结构紧凑、小型化、集成度高等特点，但在一些应用场景中会受限于工艺精度，而且基板在烧结过程中存在分层、不平整和翘*的风险；CMOS技术具有低功耗、高集成度、高可靠性的特点，但存在一定的泄漏电流，制造工艺相对复杂，主要用于有源芯片的设计；IPD技术通过薄膜沉积、涂布和蚀刻等半导体加工流程，在高阻硅（high-resistivity silicon，HRS）、砷化镓（GaAs）、玻璃等衬底上制作金属传输线、电感、电容和电阻，以实现多种射频无源器件的设计。IPD技术的工艺精度可达微米级，具有小型化、设计灵活、易于集成等特点。因此，本书内容主要集中在基于IPD工艺的射频集成无源芯片设计。
　　1.1.2先进封装工艺概述
　　随着半导体技术的不断进步，摩尔定律的发展逐渐触及瓶颈，半导体产业正朝着“more Moore”（深度摩尔）和“more than Moore”（超越摩尔）两个方向发展[1]。其中，超越摩尔定律的关键手段是先进封装。传统封装主要通过焊线连接芯片和引线框架，再由引线框架连接至PCB，具有芯片保护、尺寸放大、电气连接等功能。而先进封装主要采用键合互连方式，结合封装基板实现，在传统封装的基础上增加了提升功能密度、缩短互连长度、实现系统重构等功能。
　　先进封装包括倒装（flipchip）、凸块（bumping）、晶圆级封装（wafer level package）、2.5D封装和3D封装等多种形式。其中，3D封装可分为3D晶圆级封装（3Dwafer-level package）和3D芯片级封装（3Dchip-level package）[2]。在3D晶圆级封装中，通孔形成、叠层、键合和密封等所有封装工艺均在晶圆上进行；在3D芯片级封装中，晶圆已完成切割，所有封装工艺均在集成电路（integrated circuit，IC）芯片上进行。
　　桂通孔（through silicon via，TSV）是实现集成电路三维结构的重要方法之一[3，'但TSV制备工艺复杂、成本高。与硅相比，玻璃不仅具有高绝缘性能、低介电损耗和高表面光洁度，而且生产成本较低，因此，玻璃通孔（through glass via，TGV）近年来成为集成电路三维化的重要研究课题[5，6]。本书将介绍基于2DIPD工艺及引人TGV的3DIPD工艺的射频集成无源芯片设计。
　　1.2研究现状
　　1.2.1射频集成无源滤波器芯片研究现状
　　在无线通信系统中，无源滤波器扮演着不可或缺的关键角色，其性能优劣直接影响系统的信号质量与整体效能。对滤波器的探索可追溯至20世纪初。1915年，德国科学家K.W.华格纳（K.W.Wagner）提出具有开创性意义的“瓦格纳滤波器”设计方法，为滤波器设计开辟了新的思路。与此同时，美国科学家G.A.坎贝尔（G.A.Canbell）发明了基于图像参数法的设计方法，在滤波器设计领域同样具有重要地位。1917年，两国科学家分别成功发明了LC滤波器，这一成果标志着基于LC集总元件的滤波器研究正式拉开序幕，开启了滤波器发展的新篇章。
　　1.基于LC结构的滤波器芯片研究现状
　　自1917年基于LC结构的滤波器问世以来，针对滤波器结构的研究便持续深人。20世纪的研究主要聚焦于梯状LC（LCladder）型滤波器，这些研究大多基于理论推导，进而指导滤波器的构建。此外，不同材料和结构的引人也在一定程度上推动了LC滤波器的发展。例如，M.Yamaguch等将薄膜电感引人LC滤波器，证实了磁性薄膜在减小滤波器尺寸和降低插人损耗方面的潜力[7，8]。H.M.Sung等提出的低温共烧多层片式LC滤波器，采用基本的n型结构，在10MHz
　　频率实现了0.4dB的低损耗[9]。G.Szentirmai则提出二端口LC带通滤波器的几种等效电路模型[1。]，为后续研究奠定了基础。
　　21世纪以来，随着研究日益深人，片上LC滤波器的相关研究显著增加，诸多新技术被广泛应用于性能优化。例如，缺陷地结构（defected ground structure，DGS）被引人LC滤波器的设计中[11-15]。DGS结构由J.I.Park等于1999年*次提出，应用于低通滤波器，实现了宽带谐波抑制[11]。如图1.1（a）所示，早期的DGS结构以哑铃型和变形哑铃型为主，通过调整结构尺寸可以改变谐振频率，在特定频点产生零点，从而提升带外抑制性能[13]。随着研究的深人，衍生出多种新型DGS结构，如图1.1（b）～（e）所示，包括弯折线形[16]、U字形[17，18]、开环形[19，2。]、H形[21]以及分形形状[22-24]。尽管DGS结构能有效提升带外抑制性能，但其尺寸较大，不利于集成，因此，多用于低通滤波器和高频段滤波器设计。
　　值得注意的是，采用新技术提升LC滤波器性能时，往往会导致芯片尺寸增大，不利于集成。近年来，学界广泛探索通过优化滤波器内部LC结构以提升其性能。图1.2列举了多种通过改进LC结构以提升滤波器性能的方案。文献[25]旨在实现带通滤波器的低插人损耗性能，采用玻璃基工艺构建了慢波基片集成波导滤波器。该结构不仅能有效降低滤波器的带内损耗，还可减小滤波器芯片的面积；在文献[26-29]中，通过引人改进型拓扑结构，使滤波器在通带外产生多个传输零点，显著提升了滤波器的频率选择特性与宽阻带特性。
　　综上所述，LC滤波器发展较早，在实现芯片小型化的同时能有效提升性能。然而，在对性能要求较高的特定应用场景中，其性能仍存在一定局限。因此，未来研究需聚焦于在保持小型化优势的基础上，显著提升其综合性能。
　　2.基于耦合结构的滤波器芯片研究现状
　　纵观滤波器的发展历程，LC结构滤波器作为滤波器发展的基石，为后续的技术演进奠定了坚实基础。而基于各种耦合形式的滤波器则凭借其卓越的性能和广泛的适用性，成为当前滤波器设计的主流方法之一。这类结构不仅适用于腔体与介质滤波器，还可覆盖多种制造工艺，如LTCC厚膜工艺与IPD薄膜工艺等。
　　1957年，S.B.Cohn率先提出基于耦合谐振器设计滤波器的方法[3°]，该方法的问世，推动滤波器从传统的LC结构向多样化的耦合谐振器结构转变。其中，耦合方式丰富多样，涵盖*早出现的交叉耦合，以及后续发展的电耦合、磁耦合、混合电磁耦合及源与负载耦合等。选定不同的耦合形式，能够产生不同数量的传输零点，进而提升滤波器的性能。具体而言，对于#阶耦合谐振器，交叉耦合可产生N-1个传输零点，混合电磁耦合可产生#-1个传输零点，源与负载耦合则可产生2个传输零点。在实际设计基于耦合结构的滤波器时，研究人员通常会选择一种或多种耦合方式。
　　鉴于基于耦合结构的滤波器一般以耦合谐振器为构建基础，故而对耦合谐振器的研究成为该领域的热点。其中，对阶梯阻抗谐振器（stepped-impedance resonator，SIR）结构的研究占据主导地位。在文献[31-34]中，借助阶梯阻抗谐振器成功实现了滤波器的宽阻带性能与高带外抑制性能。此外，在文献[35-38]中，通过构建新型结构的阶梯阻抗谐振器，实现了滤波器的宽带特性。同时，诸多新技术常与阶梯阻抗谐振器相结合，用于构建高性能滤波器。
　　除对谐振器的研究外，众多研究人员还将目光聚焦于耦合机制的研究，以此构建高性能滤波器，研究方向主要涉及交叉耦合、混合电磁耦合以及源与负载
　　稱合。交叉稱合是研究人员*早探索的稱合方式之一，K.F.Chang等基于交叉耦合机制构建的滤波器，能够实现对滤波器2次谐波和3次谐波的抑制[39]，也有研究基于交叉耦合机制构建1/4波长或3/4波长谐振器以实现滤波功能。在文献[40，41]中，Y.Mu和C.Y.Chang采用1/4波长谐振器，分别提升了滤波器的阻带抑制性能。同时，针对交叉耦合结构的理论研究，文献[42-45]均以新型结构的提出为基础，深化了交叉耦合的理论机制。
　　相较于交叉耦合机制，混合电磁耦合机制的研究起步稍晚，但众多学者也取得了多项具有推动性的研究成果。其中，K.Ma和T.Yan等于2006年和2016年提出一种可控混合电磁耦合滤波器[46，47]，该滤波器可在带外产生多个零点，有效提高了滤波器的带外抑制性能。此外，交叉耦合结构常与阶梯阻抗谐振器[48]以及基片集成波导相结合，用于构建新型结构滤波器[49]。
　　针对源与负载耦合的研究，前期主要集中在开环结构方面m51]，通过增加开环结构的阶数来增加耦合路径。同时，部分研究人员在开环结构基础上提出了形变开环结构，如文献[52-56]均提出新型结构，使滤波器实现了高选择性与小型化。
　　综上所述，目前基于耦合结构的滤波器芯片，已能实现高带外抑制性能，但仍存在许多问题，其中，亟待解决的问题主要包括如何在实现芯片小型化的同时引人多条耦合路径，以及如何产生更多的可控传输零点等。
　　1.2.2射频集成无源双工器芯片研究现状
　　双工器是三端口频率选择器件，常用于连接天线和接收器，使一个输人信号经过双工器的两个滤波结构，根据双工器频段分离成两个频段的信号，再经由不同的输出端口输出，避免相互干扰。无线通信与射频技术的进步，凸显了双工器的重要性。基于IPD工艺实现双工器小型化与高性能的平衡，已成为当前研究的热点。
　　双工器可以由低通滤波器（lowpassfilter，LPF）和高通滤波器（high pass filter，HPF）设计组成[57，58]。2023年，M.Kong等提出基于GaAs薄膜IPD工艺
　　的新型超小型双工器[59]。该双工器采用集总LC单元设计，包含一个低通滤波电路和一个高通滤波电路，拓扑结构由电感和电容串联组成，以产生通带外的传输零点。
　　文献[60，61]设计了具有低通性能和带通性能的IPD双工器芯片。2024年，Q.Zhang等提出采用二维和三维堆叠电感结构来设计小型化双工器[62]，二维和三维的堆叠电感可以提高Q值并且减小所占用的面积。此外，该双工器在较宽工作频带内具有良好的插人损耗和隔离度，适用于3G、4G、Wi-Fi和5G频段，以及一些特定的射频系统中，如图1.3所示。
　　双工器也可以由两个具有带通性能的滤波结构电路组成。2024年，Y.Zheng等提出集总LC单元等效的半波长阻抗谐振器，将其加人三阶切比雪夫滤波器，形成具有两个带通滤波性能的双工器[63]，全频段具有良好的隔离度，如图1.4（a）所示。文献[64]中，Y.Liu等提出基于集总LC单元滤波器的双工器，该双工器的两个滤波通道分别采用两个具有不同**电抗元件的带通滤波器，从而可实现自然隔离，达到良好的隔离度，如图1.4（b