本书系统地讨论了3D IC的物理设计，来自学术界、研究实验室和工业界的一批杰出专家在每一章中针对具体的物理设计主题进行了深入阐述。本书共17章，分为4个部分：第1部分共包含4章，首先概述传统2D电路面临的物理设计挑战；第2部分共包含4章，主要讨论3D集成的物理设计方法；第3部分共包含5章，主要讨论3D集成的可靠性问题；第4部分共包含4章，主要讨论3D物理设计的CAD设计工具和未来发展方向。

　　专门讲解3D IC物理设计的书籍很少，本书是一本全面分析3D IC物理设计的书籍，非常适合从事电子、光电子、MEMS及AI等领域中关于3D集成技术工作的工程师、科研人员和技术管理人员阅读，也可以作为高等院校相关专业高年级本科生和研究生的教材和参考用书。

译者序
原书前言
致谢
编著者介绍
第1部分3D集成概述
第1章2.5D/3D IC驱动因素、技术、应用和展望2
1.1背景与引言2
1.2驱动因素3
1.2.1系统性能的可持续增长3
1.2.2技术瓶颈及3D集成的解决方案4
1.2.3异构性7
1.33D IC的技术方案8
1.3.1分类8
1.3.2单片方法8
1.3.3组装方法9
1.3.4ITRS对3D互连技术的定义13
1.4技术平台和技术路线15
1.4.1承载晶圆键合16
1.4.2晶圆背面减薄17
1.4.3垂直通孔和凸点形成17
1.4.4对准18
1.4.5键合18
1.4.6承载晶圆剥离20
1.4.72.5D硅中介层21
1.4.8演示样品21
1.5应用、现状和展望26
1.5.1硅光子学27
1.5.2ITRS 2.027
致谢28
参考文献28
第2章3D集成电路物理设计问题概述30
2.1引言30
2.23D物理设计面临的挑战概述30
2.33D电源传输网络面临的挑战与解决方案31
2.43D时钟传输网络面临的挑战与解决方案31
2.53D布局和布线面临的挑战与解决方案32
2.63D布局规划面临的挑战与解决方案32
2.7TSV尺寸设计和布局面临的挑战与解决方案33
2.8总结与结论33
参考文献33
第3章锥形TSV电学和可靠性的详细研究37
3.1引言37
3.2锥形TSV：制造过程中的必然结果39
3.2.1TSV制造39
3.2.2锥度效应的根源40
3.2.3实际制造中的TSV锥度效应40
3.3锥形TSV的双向延迟40
3.4锥形TSV的直流电流密度和热仿真41
3.5锥形TSV的热机械应力仿真43
3.5.1物理尺寸和仿真设置44
3.5.2TSV锥度效应对KOZ的影响45
3.6锥形TSV的电迁移仿真47
3.6.1TSV电迁移方程47
3.6.2锥形TSV的电迁移仿真结果47
3.7TSV锥度效应对CAD工具的影响48
3.8结论49
致谢49
参考文献49
第4章3D互连提取51
4.1引言51
4.2TSV间耦合提取53
4.2.1双TSV模型与多TSV模型53
4.2.2硅衬底和电场分布的影响55
4.2.3TSV间耦合对整个芯片噪声的影响59
4.2.4整个芯片中TSV间耦合的抑制方案63
4.3TSV与互连线耦合提取67
4.3.1电场共享影响67
4.3.2图形匹配技术70
4.3.3TSV与互连线耦合对整个芯片噪声的影响73
4.3.4整个芯片中TSV与互连线耦合抑制75
4.4结论78
参考文献79
第2部分3D集成的物理设计方法
第5章3D布局与布线82
5.1引言82
5.23D布局84
5.2.1基于TSV集成84
5.2.23D单片集成89
5.33D布线90
5.3.1门级布线90
5.3.2芯片级布线92
5.4总结与结论97
参考文献97
第6章3D片上系统中的电源与信号完整性挑战101
6.1引言101
6.2TSV技术及其对电源/信号完整性的影响102
6.2.1先通孔TSV技术104
6.2.2中通孔TSV技术104
6.2.3后通孔TSV技术105
6.3系统级3D电源完整性105
6.3.1研究实例：九平面3D处理器-DRAM堆叠中的电源分配106
6.3.2电源栅控3D IC的去耦电容109
6.4系统级3D信号完整性114
6.4.1TSV与晶体管噪声耦合的高效分析115
6.4.2研究实例：3D集成SoC的信号完整性分析119
6.5总结与结论122
参考文献122
第7章基于TSV的3D时钟网络设计方法127
7.1引言127
7.23D时钟树综合 129
7.2.1设计流程129
7.2.2基于3D-MMM的CTS130
7.2.3基于MMM-3D和NN-3D的CTS131
7.2.4层嵌入134
7.2.5布线135
7.3面向键合前可测性的时钟树综合 135
7.3.1基础知识135
7.3.2键合前可测性主要问题136
7.3.3键合前可测试的3D
时钟树137
7.3.4其他问题138
7.4时钟TSV容错技术 141
7.4.1基础知识141
7.4.2冗余TSV方法141
7.4.3先进TSV容错技术143
7.4.4其他问题145
7.5容错技术及其他151
7.5.1热变化感知的CTS151
7.5.2TSV应力感知的CTS152
7.5.3封装感知的CTS153
7.5.4障碍感知的CTS158
7.6结论161
参考文献161
第8章3D电源传输网络的设计方法164
8.1引言164
8.1.13D PDN的电源和热完整性问题165
8.1.2前期工作166
8.2预备知识167
8.3验证性实验168
8.3.1在3D IC中复用优化的2D PDN169
8.3.2由于非均匀电压降和温度上升导致的电路面积增加170
8.43D PDN分析170
8.4.1电学建模与分析170
8.4.2热建模与分析172
8.53D PDN优化方法175
8.5.13D PDN独立优化177
8.5.23D PDN和TSV尺寸协同优化179
8.6实验182
8.6.1优化参数α的影响182
8.6.2相同和不同裸芯片的影响188
8.6.3设计约束的影响189
8.7结论192
参考文献193
第3部分3D集成的可靠性问题
第9章生死存亡：3D集成电路的可靠性设计196
9.13D IC设计中的可靠性问题196
9.2备用TSV和容错结构199
9.2.1双TSV技术199
9.2.2共享备用TSV技术199
9.3设计约束202
9.3.1芯片良率约束202
9.3.2时序约束203
9.3.3TSV布局204
9.4信号TSV的容错性206
9.4.1假设与问题表述206
9.4.2算法207
9.4.3实验结果214
9.5时钟网络的容错性216
9.5.13D时钟网络可靠性挑战216
9.5.2TSV容错单元218
9.6结论229
参考文献232
第10章3D堆叠系统的热建模和管理235
10.1引言235
10.2热建模236
10.2.13D堆叠系统的热建模236
10.2.2全系统仿真与热建模的集成238
10.2.3主动冷却的热建模239
10.3热管理241
10.3.1任务分配与迁移242
10.3.2通过硬件控制手段进行热管理244
10.3.3主动冷却的3D堆叠系统管理246
10.4总结与结论248
参考文献249
第11章3D集成电路热设计空间的探索251
11.1引言251
11.2设计参数的重要性252
11.3探索流程253
11.3.1TSV拓扑探索253
11.3.2热导率估算254
11.3.3热仿真255
11.4实验装置与验证255
11.5探索结果257
11.5.1热导率的影响257
11.5.2裸芯片厚度和堆叠深度的影响261
11.5.3功率密度的影响263
11.6结论264
致谢264
参考文献264
第12章3D多核系统的动态热优化266
12.1引言与动机266
12.2相关工作268
12.3问题定义与背景269
12.3.1热优化与管理269
12.3.2温度相关故障269
12.4在3D NoC中的基于DPN的热优化271
12.4.1使用动态规划的最短路径计算271
12.4.2基于DPN的3D NoC布线273
12.4.3无死锁性和自适
应性274
12.4.4DP与3D NoC耦合278
12.4.5DP网络收敛时间和复杂性279
12.53D NoC动态热建模280
12.5.1流量模型281
12.5.2面积和功耗模型281
12.5.3热模型281
12.6结果与讨论282
12.6.1实验设置与工具282
12.6.2温度结果283
12.6.3可靠性提升288
12.6.4性能结果289
12.6.5实际应用基准测试290
12.6.6硬件实现292
12.7总结与结论295
参考文献295
第13章TSV与器件噪声分析及抑制技术298
13.1TSV与器件噪声评估299
13.1.1建模框架300
13.1.2TSV噪声耦合比较：FinFET与平面晶体管304
13.1.3主要观察结果305
13.2TSV与器件噪声抑制技术305
13.2.1评估框架306
13.2.2噪声抑制技术307
13.2.3噪声抑制技术比较310
13.3结论310
参考文献311
第4部分CAD设计工具和3D物理设计的未来发展方向
第14章3D CAD设计工具概述316
14.13D设计阶段的工具318
14.2Advanc3D319
14.32D设计阶段的工具321
14.42D验证阶段的工具322
14.53D验证阶段的工具323
14.6结论325
参考文献325
第15章单片3D IC的设计挑战和解决方案327
15.1引言327
15.2单片3D IC制造328
15.3单片3D设计挑战与机遇332
15.4单片3D SRAM设计332
15.5晶体管级单片3D IC设计333
15.6门级单片3D IC设计335
15.7模块级单片3D IC设计339
15.8结论342
参考文献342
第16章无TSV的3D/2.5D IC高速互连设计344
16.1引言344
16.2利用电感耦合的3D IC高速互连344
16.2.1收发器设计及其信号传输方案345
16.2.2电感设计与实现347
16.2.3总结350
16.3利用电容耦合的3D IC高速互连351
16.3.1电容耦合互连建模352
16.3.2对准352
16.3.3串扰354
16.3.4收发器设计355
16.3.5总结358
16.4基于硅中介层的2.5D IC的高速互连359
16.5总结360
参考文献360
第17章3D物理设计面临的挑战和未来发展方向363
17.13D电路的主要挑战和解决方案回顾364
17.1.1工艺技术挑战364
17.1.2设计挑战370
17.23D电路和设计的未来发展方向380
17.2.1路径查找：系统级设计探索与评估380
17.2.2设计方法和标准化382
17.2.33D电路的验证平台与原型开发385
17.3总结与结论387
参考文献387

三维（3D）堆叠和2.5D中介层并行集成技术，正成为互联与封装技术迎来前所未有变革背景下极具吸引力的候选方案。随着移动设备、可穿戴设备和物联网产品的兴起，对片上功能的需求及对低功耗运行的要求持续增长，3D/2.5D集成已被视为未来发展的必然趋势。3D/2.5D集成的出现，是过去10年中学术界、科研实验室及产业界积极研发的直接成果。如今，3D/2.5D集成已呈现出多种形态，具体形式取决于应用场景。截至目前，已有为了满足小型化和高密度需求而推出的商用产品。

由于多年来持续深入的研究，关于3D/2.5D技术的文献资料已相当丰富。然而，目前尚缺乏一本专门针对3D集成电路（IC）物理设计的书籍。编著者早在一年前就已萌生撰写一本关于3D IC物理设计的专著的想法。尽管最初设想只是写一本书，但我们很快意识到，这一任务将面临极大的挑战。鉴于该领域涉及多领域专业知识，我们重新审视了原计划，决定改为
由学术界、研究机构和工业界专家共同参与编撰。经过周密策划，我们甄选并邀请了一批高水平的研究人员参与撰写。从规划、写作、编辑到印刷，整个过程历时整整一年。本书旨在揭示如何高效地优化设计此类3D电路，同时介绍3D电路的设计工具，并充分发挥3D技术的优势。首先，书中概述了传统2D电路在物理设计方面所面临的挑战，随后各章节深入探讨了各个具体的物理设计主题。本书是一本全面分析3D IC设计工具的著作，涵盖了所有设计环节，系统地阐述了3D电路特有的挑战与解决方案。本书特别适合那些正在从事或即将投身于3D技术研发的研究人员和工程师。

本书的顺利出版离不开一支高素质且富有奉献精神的团队。我们特别感谢Krzysztof Iniewski发起这项著作的编撰工作并给予的诸多鼓励；感谢Nora Konopka和Jessica Vakili全程配合，提供必要的编辑支持。Aida Todri-Sanial由衷感谢法国国家科研署（ANR）对其3D集成研究工作的持续支持，以及与法国原子能委员会电子与信息技术研究所（CEA-Leti）的紧密合作。Chuan Seng Tan感谢新加坡国防部（MINDEF）、教育部（MOE）、科技研究局（A*STAR）及国家研究基金会（NRF）对其3D集成研究工作的持续支持。本书的完成离不开这些长期而广泛的研究支持。最后但同样重要的是，我们衷心感谢接受我们邀请并参与撰稿的各位编著者。我们希望本书能为读者在探索3D/2.5D技术过程中提供帮助。如有任何意见或建议，欢迎随时与我们联系。Aida Todri-Sanial将本书献给她的家人，Chuan Seng Tan将本书献给他的妻子和儿子。





Aida Todri-Sanial

法国，蒙彼利埃

Chuan Seng Tan

新加坡