集成电路制造向几纳米节点工艺的发展，需要具有原子级保真度的刻蚀技术，原子层刻蚀（ALE）技术应运而生。《半导体干法刻蚀技术：原子层工艺》主要内容有：热刻蚀、热各向同性ALE、自由基刻蚀、定向ALE、反应离子刻蚀、离子束刻蚀等，探讨了尚未从研究转向半导体制造的新兴刻蚀技术，涵盖了定向和各向同性ALE的全新研究和进展。《半导体干法刻蚀技术：原子层工艺》以特定的刻蚀应用作为所讨论机制的示例，例如栅极刻蚀、接触孔刻蚀或3D NAND通道孔刻蚀，有助于对所有干法刻蚀技术的原子层次理解。
《半导体干法刻蚀技术：原子层工艺》概念清晰，资料丰富，内容新颖，可作为微电子学与固体电子学、电子科学与技术、集成电路科学与工程等专业的研究生和高年级本科生的教学参考书，也可供相关领域的工程技术人员参考。

译者序
缩写词表
第1章 引言1
参考文献3
第2章 理论基础5
2.1刻蚀工艺的重要性能指标5
2.1.1刻蚀速率（ER）6
2.1.2刻蚀速率不均匀性（ERNU）6
2.1.3选择性6
2.1.4轮廓6
2.1.5关键尺寸（CD）7
2.1.6线宽粗糙度和线边缘粗糙度（LWR和LER）7
2.1.7边缘放置误差（EPE）7
2.1.8深宽比相关刻蚀（ARDE）7
2.2物理吸附和化学吸附8
2.3解吸9
2.4表面反应11
2.5溅射12
2.6注入16
2.7扩散17
2.8三维形貌中的输运现象21
2.8.1中性粒子输运21
2.8.2离子输运24
2.8.3反应产物输运26
2.9刻蚀技术的分类26
参考文献30
第3章 热刻蚀34
3.1热刻蚀的机理和性能指标34
3.1.1刻蚀速率和ERNU34
3.1.2选择性35
3.1.3轮廓和CD控制35
3.1.4ARDE35
3.2应用示例35
参考文献39
第4章 热各向同性ALE41
4.1热各向同性ALE机制41
4.1.1螯合/缩合ALE43
4.1.2配体交换ALE44
4.1.3转化ALE46
4.1.4氧化/氟化ALE48
4.2性能指标50
4.2.1刻蚀速率（EPC）50
4.2.2ERNU（EPC非均匀性）54
4.2.3选择性55
4.2.4轮廓和ARDE56
4.2.5CD控制59
4.2.6表面光滑度59
4.3等离子体辅助热各向同性ALE60
4.4应用示例60
4.4.1区域选择性沉积61
4.4.2横向器件的形成62
参考文献64
第5章 自由基刻蚀69
5.1自由基刻蚀机理69
5.2性能指标70
5.2.1刻蚀速率和ERNU70
5.2.2选择性71
5.2.3轮廓和ARDE71
5.2.4CD控制71
5.3应用示例71
参考文献73
第6章 定向ALE74
6.1定向ALE机制74
6.1.1具有定向改性步骤的ALE75
6.1.2具有定向去除步骤及化学吸附和扩散改性的ALE75
6.1.3具有定向去除步骤和通过反应层沉积进行改性的ALE86
6.2性能指标89
6.2.1刻蚀速率（EPC）89
6.2.2ERNU（EPC非均匀性）90
6.2.3选择性91
6.2.4轮廓和ARDE95
6.2.5表面平整度和LWR/LER97
6.3应用示例100
6.3.1具有定向改性步骤的ALE100
6.3.2具有定向去除步骤及化学吸附和扩散改性的ALE101
6.3.3具有定向去除步骤和通过反应层沉积进行改性的ALE102
参考文献104
第7章 反应离子刻蚀109
7.1反应离子刻蚀机制109
7.1.1同时发生的物种通量109
7.1.2化学溅射113
7.1.3混合层形成114
7.1.4刻蚀产物的作用117
7.2性能指标118
7.2.1刻蚀速率118
7.2.2ERNU123
7.2.3ARDE124
7.2.4选择性126
7.2.5轮廓控制128
7.2.5.1侧壁钝化129
7.2.5.2刻蚀物种的选择132
7.2.5.3温度132
7.2.6CD控制134
7.2.7表面光滑度137
7.2.8LWR/LER138
7.3应用示例141
7.3.1图案化142
7.3.1.1自对准图案化142
7.3.1.2极紫外（EUV）光刻146
7.3.2逻辑器件148
7.3.2.1Fin刻蚀148
7.3.2.2栅极刻蚀150
7.3.2.3侧墙刻蚀152
7.3.2.4接触孔刻蚀153
7.3.2.5BEOL刻蚀154
7.3.3DRAM和3D NAND存储器156
7.3.3.1DRAM电容单元刻蚀156
7.3.3.2高深宽比3D NAND刻蚀168
7.3.4新兴存储171
7.3.4.1相变存储器（PCM）171
7.3.4.2ReRAM175
参考文献177
第8章 离子束刻蚀185
8.1离子束刻蚀的机理和性能指标185
8.2应用示例186
参考文献188
第9章 刻蚀物种产生189
9.1低温等离子体概述189
9.2电容耦合等离子体194
9.3电感耦合等离子体206
9.4离子能量分布调制208
9.5等离子体脉冲211
9.6格栅源214
参考文献217
第10章新兴刻蚀技术221
10.1电子辅助化学刻蚀221
10.2光子辅助化学刻蚀223
参考文献224

随着半导体器件微缩到亚10nm，需要具有原子级保真度的刻蚀技术。这里，保真度是指形状和组成与设计工程师意图的匹配程度（Kanarik等人，2015）。原子层（ALE）已经在实验室研究了30多年，有望达到这一性能水平。关于ALE的第一份报告是Yoder发表在美国专利4756794中的，标题为“原子层刻蚀”（Yoder，1988）。在20世纪90年代的第一波研究之后，第二波研究兴趣和发展始于21世纪中期，这是因为需要具有无限选择性的刻蚀技术，以及能够在低至亚单层分辨率上将受控数量的材料去除。
在“ALE”框架下讨论了各种刻蚀技术，包括非常慢的RIE工艺、自由基和蒸汽刻蚀。刻蚀界缺乏共识和共同术语阻碍了真正的ALE发展。2014年4月，在关于ALE的Sematech研讨会上，采用了ALE为包含至少两个自限步骤的刻蚀工艺的定义。该定义类似于其对应的原子层沉积（ALD）。ALE采用了ALD中的许多既定概念。将刻蚀过程分离为自限步骤打破了离子和中性粒子通量同时存在时RIE中产生的平衡。其结果是改善了整个晶圆、具有不同关键尺寸[称为深宽比相关刻蚀（ARDE）]和表面平滑度（Kanarik等人，2015）形貌的均匀性。它还大大简化了工艺，使ALE易于获得严格的基本理解。
《半导体干法刻蚀技术：原子层工艺》涵盖了定向和各向同性ALE的全新研究和进展，并将其置于半导体器件的已建立的干法刻蚀技术的背景下。在本书中，我们将按复杂性增加的顺序介绍刻蚀技术。我们将从关键的基本表面工艺开始，然后是单一物种刻蚀技术（热刻蚀和自由基刻蚀）、顺序多物种刻蚀（ALE）和多物种连续处理（RIE）。最后，我们将回顾等离子体和产生本书上半部分讨论的物种的其他方法。
《半导体干法刻蚀技术：原子层工艺》的这种架构没有考虑各种刻蚀技术发现的时间顺序或其市场规模。新的ALE将在经典的RIE之前进行研究。定向ALE作为RIE的简化实施例引入，更易于严格处理。突出的RIE特性将呈现为连续加工缺乏自限性的结果，其中所有物种通量始终处于开启状态。目标是在原子水平上尽可能严格地理解RIE，以阐明RIE至今仍然存在的“黑箱”（Winters 等人，1977；Gottscho 等人，1999）。
《半导体干法刻蚀技术：原子层工艺》将介绍特定的刻蚀应用，例如栅极刻蚀、接触孔刻蚀或3D NAND通道孔刻蚀，作为所讨论机制的示例，而不是试图全面描述工艺挑战和解决方案。半导体器件和相应刻蚀应用的出现和发展速度太快，这种尝试在几年内就会过时。相反，《半导体干法刻蚀技术：原子层工艺》的目的是提供对所有干法刻蚀技术的原子层次理解，希望有助于为现有和新兴的半导体器件开发特定的解决方案。
等离子体是产生干法刻蚀中使用的离子和自由基的优选方法。《半导体干法刻蚀技术：原子层工艺》详细介绍了等离子体和源技术，足以理解它们如何影响刻蚀表面的粒子通量。为了加深理解，我们参考了关于等离子体技术和材料加工的开创性专著，即利伯曼专著（Lieberman和Lichtenberg，2005）。