系统芯片（SoC）已成为当前各类应用芯片的核心与基础。无论是高性能计算、数据中心、汽车电子，还是高速通信等领域，从技术需求、数据准备及方法学等多个维度来看，都迫切需要一本系统阐述系统芯片物理设计方法与设计流程的图书。本书将以当前先进的SoC设计为核心对象，以先进工艺制造落地为目标，以先进的EDA方法为技术指导，系统阐述其设计流程与方法。

第1章 芯片设计方法概述 1
1．1 专用芯片与系统芯片 3
1．1．1 系统芯片设计进展 4
1．1．2 系统芯片的组成部分 5
1．1．3 集成电路设计与EDA方法 9
1．2 系统芯片设计流程 11
1．2．1 展平式物理设计 13
1．2．2 硅虚拟原型设计 16
1．2．3 层次化物理设计 17
1．3 芯片设计收敛 22
1．3．1 时序收敛 22
1．3．2 功耗分析 23
1．3．3 可制造性分析 25
1．4 EDA数据库系统 26
1．4．1 数据库的作用与结构 26
1．4．2 数据库的应用程序接口 27
1．4．3 数据库与参数化设计 28
1．5 总结 29
习题 30
参考文献 30
第2章 系统芯片设计与验证 33
2．1 设计验证及综合 33
2．1．1 设计类型及验证方法 34
2．1．2 寄存器传输级设计 40
2．1．3 高级综合设计 41
2．1．4 逻辑综合与物理综合 42
2．2 模块与IP设计验证及集成 45
2．2．1 模块设计与IP设计 45
2．2．2 模块验证与IP验证 46
2．3 系统互连与验证 48
2．3．1 系统互连 48
2．3．2 系统验证 49
2．3．3 系统集成 50
2．4 机器学习在芯片设计中的应用 50
2．4．1 类脑芯片 51
2．4．2 异构系统芯片 52
2．4．3 大算力芯片 53
2．4．4 机器学习与EDA方法 55
2．5 总结 56
习题 56
参考文献 57
第3章 标准单元库 60
3．1 集成电路工艺与版图 61
3．1．1 CMOS集成电路制造工艺简介 62
3．1．2 CMOS器件的寄生闩锁效应 66
3．1．3 版图设计基础 68
3．2 设计规则检查 71
3．2．1 版图设计规则 72
3．2．2 DRC的图形运算函数 73
3．2．3 DRC在物理设计中的应用 75
3．3 版图对应电路检查 76
3．3．1 电路提取与比较 76
3．3．2 电路连接检查 76
3．3．3 电路元件检查 77
3．3．4 LVS在物理设计中的应用 79
3．4 版图寄生参数提取与设计仿真 81
3．4．1 版图寄生参数提取 81
3．4．2 版图设计仿真 81
3．5 创建标准单元库 83
3．5．1 逻辑单元类别 83
3．5．2 逻辑单元电路 85
3．5．3 物理单元建库与数据文件 90
3．5．4 时序单元建库与数据文件 95
3．5．5 工艺过程中的工艺天线效应 104
3．6 总结 108
习题 109
参考文献 109
第4章 布图规划和布局 112
4．1 布图规划 112
4．1．1 布图规划的内容和目标 114
4．1．2 输入/输出接口单元的放置与供电 115
4．1．3 布图规划与延迟预估 118
4．1．4 模块布放与布线通道 123
4．2 电源规划（布电规划） 126
4．2．1 电源网络设计 127
4．2．2 数字与模拟混合供电 135
4．2．3 时钟网络 137
4．2．4 多供电电压 137
4．3 布局 139
4．3．1 展平式布局 140
4．3．2 层次化布局 140
4．3．3 布局目标预估 143
4．3．4 布局算法简介 144
4．4 扫描链定义与重组 148
4．4．1 扫描链定义 149
4．4．2 扫描链重组 150
4．5 物理设计网表文件 154
4．5．1 设计交换格式（DEF）文件 154
4．5．2 其他物理设计文件 155
4．6 总结 155
习题 156
参考文献 157
第5章 时钟树综合 161
5．1 时钟信号 162
5．1．1 系统时钟与时钟信号的生成 162
5．1．2 时钟信号的定义 165
5．1．3 时钟信号的延时 166
5．1．4 时钟信号的抖动 168
5．1．5 时钟信号的偏差 169
5．2 时钟树综合与优化 171
5．2．1 时钟树综合与标准设计约束文件 172
5．2．2 时钟树结构 174
5．2．3 时钟树同步优化 176
5．2．4 时钟树约束文件与综合 177
5．3 时钟树设计 178
5．3．1 时钟树设计策略 178
5．3．2 时钟树案例 183
5．3．3 异步时钟树设计 187
5．3．4 锁存器时钟树设计 189
5．3．5 门控时钟设计 190
5．4 时钟树分析 193
5．4．1 时钟树与时序相关分析 194
5．4．2 时钟树与功耗相关分析 196
5．4．3 时钟树与噪声相关分析 199
5．5 总结 206
习题 206
参考文献 207
第6章 布线 209
6．1 全局布线 209
6．1．1 全局布线目标 210
6．1．2 全局布线规划 210
6．2 详细布线 211
6．2．1 详细布线目标 211
6．2．2 详细布线规则 212
6．2．3 布线修正 217
6．3 特殊布线 217
6．3．1 电源网络布线 218
6．3．2 时钟树布线 218
6．3．3 总线布线 218
6．3．4 试验布线 219
6．4 布线算法 219
6．4．1 通道布线和面积布线 220
6．4．2 展平化布线和层次化布线 221
6．4．3 模块设计和模块布线 222
6．5 总结 222
习题 223
参考文献 223
第7章 静态时序分析 226
7．1 延迟计算与布线参数提取 226
7．1．1 延迟计算的模型 229
7．1．2 电阻参数的提取 232
7．1．3 电容参数的提取 234
7．1．4 电感参数的提取 237
7．2 寄生参数与延迟格式文件 237
7．2．1 标准寄生参数格式文件 237
7．2．2 标准延迟格式文件 239
7．2．3 标准延迟格式文件的应用 240
7．3 设计约束与时序分析 241
7．3．1 时序约束文件 242
7．3．2 时序路径与时序分析 243
7．3．3 时序分析特例 253
7．3．4 统计静态时序分析 256
7．4 时序违例与优化 258
7．4．1 造成时序违例的因素 258
7．4．2 时序违例的解决方案 258
7．4．3 原地优化 259
7．5 总结 261
习题 261
参考文献 262
第8章 信号完整性分析 264
8．1 信号串扰与功能故障 264
8．1．1 串扰的产生 264
8．1．2 噪声容限 266
8．2 串扰信号分析 267
8．2．1 串扰分析 267
8．2．2 串扰与延迟 269
8．2．3 电压降与串扰 270
8．2．4 串扰与低功耗 271
8．2．5 串扰的层次化分析 272
8．3 信号串扰预防与修复 272
8．3．1 串扰预防 272
8．3．2 串扰修复 273
8．3．3 虚拟串扰和自举分析 274
8．4 噪声数据库 275
8．4．1 噪声模型 275
8．4．2 噪声数据库 277
8．4．3 互连线噪声模型 278
8．5 总结 279
习题 280
参考文献 280
第9章 功耗分析 282
9．1 静态功耗分析 283
9．1．1 反偏二极管泄漏电流 283
9．1．2 亚阈值泄漏电流 284
9．1．3 栅极感应漏极泄漏电流 284
9．1．4 栅极泄漏电流 285
9．1．5 静态功耗分析 286
9．2 动态功耗分析 286
9．2．1 开关功耗 286
9．2．2 短路功耗 288
9．2．3 动态功耗分析与总功耗 289
9．3 电压降分析与电迁移分析 291
9．3．1 电压降与供电网络 291
9．3．2 电压降与封装 292
9．3．3 电压降与时序违例 294
9．3．4 电迁移与电流密度 295
9．4 功耗分析数据与文件 297
9．4．1 功耗分析与功耗数据 297
9．4．2 电源网格视图库 299
9．4．3 通用功耗格式文件和统一功耗格式文件 300
9．5 总结 302
习题 303
参考文献 303
第10章 低功耗芯片设计 305
10．1 低功耗芯片设计方案综述 306
10．1．1 低功耗设计方案的选择 306
10．1．2 低功耗设计代码编写 308
10．1．3 低功耗设计逻辑综合 309
10．1．4 低功耗设计测试 311
10．1．5 低功耗设计功能验证 312
10．2 低功耗设计的基本方法与物理实现 314
10．2．1 面积优化 314
10．2．2 多阈值电压技术 314
10．2．3 门控时钟 315
10．3 低功耗设计的先进方法与物理实现 316
10．3．1 多电源多电压技术 316
10．3．2 电源关断与状态保留电源门控技术 319
10．3．3 动态电压与频率调节技术 323
10．3．4 衬底偏置技术 325
10．4 总结 327
习题 327
参考文献 328
第11章 芯片设计的最终验证与签核 330
11．1 时序验证 330
11．1．1 反标 330
11．1．2 时序分析与信号完整性 331
11．1．3 时序分析与功耗分析 332
11．1．4 用MMMC进行时序验证的方法 332
11．1．5 用MMMC进行时序验证的实例 337
11．2 物理验证与芯片组装 340
11．2．1 设计规则检查 340
11．2．2 光刻检查与可制造性设计 341
11．2．3 电路检查 341
11．2．4 芯片集成 342
11．3 逻辑功能验证与ECO 343
11．3．1 形式验证 343
11．3．2 逻辑等价性检查 344
11．3．3 验证与ECO 345
11．4 数据交换及检查 346
11．4．1 数据交换 346
11．4．2 检查内容及方法 347
11．5 总结 347
习题 348
参考文献 349
第12章 芯片封装与板级测试分析 351
12．1 芯片封装技术 351
12．1．1 2D封装 352
12．1．2 2．5D封装与3D封装 353
12．1．3 HBM封装 356
12．1．4 闪存NAND封装 357
12．1．5 合封光模组与芯粒封装 359
12．2 板级设计 362
12．2．1 原理图设计与约束 363
12．2．2 板级设计的布局布线 364
12．2．3 层叠设计与地线处理 365
12．2．4 高速电路设计与高速板级设计 366
12．3 芯片测试 368
12．3．1 数字芯片测试 368
12．3．2 存储芯片测试 369
12．3．3 其他芯片测试 369
12．4 系统验证与分析 370
12．4．1 热分析 371
12．4．2 机械应力分析 372
12．4．3 光电设计自动化 372
12．4．4 计算流体动力学分析 373
12．4．5 光电系统测试与分析 374
12．4．6 EDA工具方法 375
12．5 总结 377
习题 377
参考文献 378
附录A 集成电路物理设计常用文件简介 381
A．1 VHDL简介 382
A．2 Verilog与SystemVerilog简介 383
A．3 VCD文件简介 384
A．4 SDC文件简介 386
A．5 GDSII文件简介 389
A．6 LEF文件简介 391
A．7 DEF文件简介 398
A．8 Liberty文件简介 402
A．9 SPF文件简介 410
A．9．1 DSPF文件简介 410
A．9．2 RSPF文件简介 413
A．9．3 SPEF文件简介 415
A．10 SDF文件简介 419
A．11 CPF文件简介 423
A．12 TCF文件简介 425
A．13 TWF文件简介 427
参考文献 429
附录B 集成电路行业常用国际单位（SI） 430
附录C 用于构成十进制倍数和分数单位的词头 431
索引 432