《数字集成电路测试——理论、方法与实践》全面介绍数字集成电路测试的基础理论、方法与EDA实践。第1章为数字集成电路测试技术导论，第2～9章依次介绍故障模拟、测试生成、可测试性设计、逻辑内建自测试、测试压缩、存储器自测试与自修复、系统测试和SoC测试、逻辑诊断与良率分析等基础测试技术，第10章扩展介绍在汽车电子领域发展的测试技术，第11章对数字电路测试的技术趋势进行展望。

针对每一种数字集成电路测试技术，本书一方面用示例讲述其技术原理，另一方面用电子设计自动化(EDA)的商业工具对具体实例演示技术应用过程（EDA工具应用脚本及其说明可在配套资源中下载），并在每章后附有习题。通过本书，读者一方面可以学习到基本的测试理论和相关技术；另一方面，还可以对当今芯片设计流程和EDA工具链中测试技术的运用和实践有所了解。

《数字集成电路测试——理论、方法与实践》适合作为高等院校集成电路、计算机科学与技术、电子科学与技术等相关专业高年级本科生、研究生教材，也可供集成电路设计与测试行业的开发人员、广大科技工作者和研究人员参考。

第1章数字集成电路测试技术导论

1.1集成电路芯片开发过程中的测试问题

1.1.1超大规模集成电路芯片的开发过程

1.1.2设计验证

1.1.3芯片测试

1.2测试技术基础

1.2.1故障模型

1.2.2测试生成简介

1.2.3可测试性设计简介

1.3测试技术与EDA

1.4本章小结

1.5习题

参考文献

第2章故障模拟

2.1简介

2.1.1逻辑模拟在测试中的作用

2.1.2故障模拟在测试中的作用

2.2模拟的基本概念

2.2.1逻辑符号

2.2.2缺陷与故障模型

2.3逻辑模拟的算法

2.3.1逻辑模拟的基本算法

2.3.2逻辑模拟的算法优化

2.4故障模拟的算法

2.4.1故障模拟的基本算法

2.4.2故障模拟的算法优化

2.5本章小结

2.6习题

参考文献

第3章测试生成

3.1基本概念

3.2测试生成的分类

3.2.1非面向故障的测试生成

3.2.2面向故障的测试生成

3.3通路敏化法

3.3.1基本原理

3.3.2PODEM

3.4测试精简

3.5时延故障的测试生成

3.6实例介绍

3.7本章小结

3.8习题

参考文献

第4章可测试性设计

4.1可测试性设计的重要性

4.2可测试性分析

4.3专用可测试性设计

4.3.1测试点插入

4.3.2影响电路可测试性的设计结构

4.4扫描设计

4.4.1扫描单元设计

4.4.2扫描设计规则

4.4.3扫描设计流程

4.4.4基于扫描的测试过程和代价

4.4.5基于扫描的时延测试

4.5片上时钟控制器

4.6可测试性设计实例

4.7本章小结

4.8习题

参考文献

第5章逻辑内建自测试

5.1基本结构

5.2BIST对象电路

5.2.1未确定值屏蔽

5.2.2测试点插入

5.2.3ReTiming

5.3测试向量生成

5.4测试响应分析

5.4.1串行特征分析

5.4.2并行特征分析

5.5测试时序控制

5.5.1低速测试

5.5.2实速测试

5.6实例介绍

5.7本章小结

5.8习题

参考文献

第6章测试压缩

6.1测试压缩的重要性

6.1.1测试仪和测试数据带宽

6.1.2测试数据爆炸的挑战和应对策略

6.2测试压缩模型

6.2.1基本工作原理

6.2.2测试激励压缩

6.2.3测试响应压缩

6.3测试激励压缩方法

6.3.1信息编码法

6.3.2广播模式法

6.3.3线性方程法

6.3.4测试激励压缩方法对比

6.4测试响应压缩方法

6.4.1不含X的响应压缩

6.4.2基于扫描链屏蔽的响应压缩

6.4.3基于X耐受性的响应压缩

6.4.4基于纠错码的响应压缩

6.4.5测试响应压缩方法的对比

6.5设计实例

6.6本章小结

6.7习题

参考文献

第7章存储器自测试与自修复

7.1存储器基础

7.2存储器的故障模型

7.3存储器测试算法

7.3.1March算法

7.3.2其他常用的存储器测试算法

7.4存储器内建自测试(MBIST)

7.5存储器内建自修复(MBISR)

7.6对用户透明的存储器在线测试

7.7MBIST设计实例

7.8本章小结

7.9习题

参考文献

第8章系统测试和SoC测试

8.1系统测试

8.1.1系统功能测试

8.1.2系统诊断测试

8.1.3ICT技术

8.2SoC测试

8.2.1从板上系统到片上系统

8.2.2SoC测试的主要挑战

8.2.3测试访问机制

8.2.4核测试环

8.2.5层次化ATPG

8.2.6测试优化

8.3针对系统测试和SoC测试的主要协议简介

8.3.1IEEE 1149.1标准

8.3.2IEEE 1500标准

8.3.3IEEE 1687标准

8.3.4基于数据包的扫描测试网络 

8.4基于AI芯片的SoC测试案例分析

8.4.1面向深度学习的定制AI芯片

8.4.2AI芯片测试策略

8.5本章小结

8.6习题

参考文献

第9章逻辑诊断与良率分析

9.1简介

9.2评估指标

9.3扫描链故障诊断

9.3.1扫描链可诊断性设计方法

9.3.2扫描链自动诊断向量生成方法

9.3.3扫描链失效芯片诊断方法

9.4组合逻辑故障诊断

9.4.1组合逻辑可诊断性设计方法

9.4.2组合逻辑自动诊断向量生成方法

9.4.3组合逻辑失效芯片诊断方法

9.5良率学习

9.6设计实例

9.7本章小结

9.8习题

参考文献

第10章汽车电子测试

10.1汽车电子简介

10.1.1发展概况和基本要求

10.1.2主要挑战

10.1.3可测试性设计技术应用

10.2汽车电子的功能安全验证

10.2.1基本概念

10.2.2ISO 26262简介

10.3汽车电子的系统实时测试

10.3.1基本概念

10.3.2任务模式控制器

10.4本章小结

10.5习题

参考文献

第11章数字电路测试技术展望

11.1小时延缺陷测试

11.2三维芯片测试

11.3芯片生命周期管理

11.4机器学习在测试中的应用

11.5本章小结

参考文献

质量管理之父W. Edwards Deming博士说：产品质量是生产出来的，不是检验出来的。集成电路芯片产品的质量是如何生产出来的？答案是电子设计自动化（Electronic Design Automation，EDA）过程中的计算机辅助测试（ComputerAided Test，CAT）技术。

随着20世纪70年代后期门电路数超过万门的超大规模集成电路的研制成功，EDA工业软件在辅助电路的自动设计、提升芯片开发效率上发挥着越来越重要的作用，并已逐渐覆盖芯片设计的每个环节，形成EDA工具链。如今，EDA已被誉为整个半导体行业的支点。

在数字集成电路芯片设计环节中，与集成电路工艺线制造出来的芯片质量息息相关的环节是衔接前端结构设计和后端物理设计的可测试性设计，它将测试电路添加到芯片中，帮助生成有效的测试数据，经济地实现对芯片产品中故障的全面检测。测试综合EDA工具是CAT技术的载体，可自动完成数字芯片的可测试性设计和测试生成，已成为数字芯片EDA工具链上不可缺少的组成部分，是数字芯片产品质量保障的必备工业软件。测试综合EDA商业工具的典型代表是西门子EDA（原Mentor Graphics）的Tessent工具。

早在25年前，我在中国科学院计算技术研究所读研究生时就与数字电路测试领域结缘，彼时在闵应骅老师和李忠诚老师的指导下开始研究时延测试生成技术。在计算技术研究所研发龙芯1号处理器时，李晓维老师带着我和当时的学生们在最早的龙芯1号处理器中完成可测试性设计，这是我首次接触和使用EDA工具。在测试领域的国际会议上，我们结识了不少Mentor Graphics的测试EDA研发人员，包括本书的第二作者——西门子EDA的首席科学家郑武东博士。多年来，我们与郑博士的团队开展了很多技术交流和合作。

李晓维老师与我在中国科学院计算技术研究所和中国科学院大学教授数字电路测试的研究生课程已接近二十年。一开始我们使用M.L.Bushnell和V.D.Agrawal在2000年出版的Essential of Electronic Testing作为教材，后来使用三位华人专家在2006年出版的测试领域著作VLSI Test Principles and Architectures: Design for Testability来讲授。我们和其他国内学者也曾翻译过国际上早期的集成电路测试专著。随着集成电路和计算技术的发展，测试技术也在不断进步和适应着新的需求，比如在汽车电子领域，为应对车辆行驶功能安全的需求而发展出了成体系的汽车电子测试方案。我们注意到，国内集成电路设计行业，包括EDA行业，常常忽视了测试综合在芯片设计和EDA中的重要性。质量是产品的生命，量产芯片中可测试性设计必不可少。如果有一本将数字电路测试与EDA链接起来的专业中文书籍，也许能帮助业界认识到测试作为质量技术在芯片产品开发中的重要性。

所以，当西门子EDA高校项目负责人向进邀请我来负责组织为数字电路测试编写一本教材时，我毫不犹豫地答应了。参与这本书编著的有西门子EDA的郑武东博士，有VLSI Test Principles and Architectures: Design for Testability的作者之一、九州工业大学的温晓青教授，有从Mentor Graphics回国到汕头大学从教的赖李洋老师（曾在Mentor Graphics公司从事了多年芯片可测试性设计产品的一线研发），也有我的同事叶靖老师。

本书共分为11章，其中温晓青老师编写了第3章和第5章，赖李洋老师编写了第6章、第8章、第10章及第11章中的三维芯片测试，叶靖老师编写了第2章和第9章，我编写了第1章、第4章、第7章及第11章的其他部分。郑武东博士为各章提供了来自西门子EDA公司的英文技术材料。李晓维老师对本书的内容进行了校对。

感谢西门子EDA公司向进在本书写作过程中提供的资源和支持。特别感谢西门子EDA的田培工程师，她花很多时间整理了西门子EDA的测试综合EDA工具Tessent的可测试性设计应用脚本，一方面供我们编写书稿时选用为示例流程，另一方面作为本书配套资源提供给读者。通过本书，我们希望读者既可以学习到基本的数字电路测试理论和相关技术，又可以对当今芯片设计流程和EDA工具链中测试技术的运用和实践有所了解。

配套资源

由于编者水平有限，书中难免有疏漏和不足之处，恳请读者批评指正。

李华伟中国科学院计算技术研究所

2024年4月